Speicher-Guide für den Athlon 64 und Opteron im Sockel 754 und 939 - 4/10
23.02.2006 by doelf
Der komplette Artikel als Druckversion

Speicheroptionen
Um den Speicher richtig konfigurieren zu können, werden in einem EEPROM (SPD) auf dem Speicherriegel Eckdaten hinterlegt, mit denen das BIOS den Speichercontroller programmiert. Für den problemlosen Betrieb ist es wichtig, daß der Speicherhersteller die SPD-Programmierung vollständig und richtig vorgenommen hat. Zudem muß das BIOS des Mainboards diese Daten auch richtig auslesen, gemäß der von AMD vorgegebenen Richtlinien anwenden und korrekt an den Speichercontroller weitergeben. Erfreulicherweise ist die SPD-Programmierung der Speicherriegel in den letzten Jahren deutlich besser geworden. Von den BIOS-Versionen, welche sich auf den Mainboards finden lassen, kann man das leider nicht immer behaupten.

Betrachten wir nun einige Speicheroptionen, die viele Leser sicherlich schon einmal im BIOS gesehen haben, sowie AMDs Vorgaben:

• tCL: tCL ist die CAS Latency. Der Speichercontroller unterstützt die Werte 2, 2.5 sowie 3. Module mit einer tCL von 3.5 werden nicht unterstützt, kommen im Handel aber auch so gut wie nicht vor. Der Speichercontroller liest die SPD-Programmierung aller Speicherriegel aus und bestimmt anhand von maximaler Taktrate und niedrigster tCL die optimale Konfiguration.
  
  
• tRCD: Der Wert für den "Active-to-Read-or-Write delay" (RAS-to-CAS Delay) wird aus dem SPD EEPROM ausgelesen und anhand der ermittelten tCL und Taktrate ausgewählt. Ein üblicher Wert für DDR333 und DDR400 sind 18 ns (= 3 clocks), einige ältere DDR400 CL2.5 Module verwenden stattdessen 4 clocks.
  
  
• tRAS: Auch die Einstellung für das "Active-to-Precharge Delay" wird aus dem SPD ausgelesen und dabei anhand der ermittelten tCL und Taktrate ausgewählt. Ein üblicher Wert für DDR333 und DDR400 CL 2.5 sind 42 ns (= 7 clocks), DDR400-Speicherriegel mit CL3 verwenden zumeist 8 clocks.
  
  
• tRP: Die "Precharge time" (Precharge Command Period) ist der vierte Wert, welcher in der SPD-Programmierung zu finden sein muß. Auch diese Einstellung wird anhand der ermittelten tCL und Taktrate ausgewählt. Wie bei der tRCD sind übliche Werte für DDR333 und DDR400 sind 18 ns (= 3 clocks) und bei einigen älteren DDR400 CL2.5 Module 4 clocks.
  
  
• tRC: Die "Active-to-Active/Auto Refresh command period" wird gemeinhin aus der SPD-Programmierung der Speicherriegel ausgelesen, manchmal wurde dieser Wert im EEPROM jedoch nicht hinterlegt. In diesem Fall soll das BIOS folgende Werte anhand des Speichertaktes auswählen:
  • 100 MHz (DDR200): 70 ns = 7 clocks
  • 133 MHz (DDR266): 65 ns = 9 clocks
  • 166 MHZ (DDR333): 60 ns = 10 clocks
  • 200 MHZ (DDR400): 55 ns = 11 clocks
  
  
• tRRD: Der "Active-Bank-A to-Active-Bank-B delay" (Active-to-Active of a Different Bank) sollte im SPD hinterlegt sein, ein üblicher Wert für DDR333 sind 12 ns (= 2 clocks).
  
  
• tRFC: Die Spanne der "Auto-Refresh-to-Active/Auto-Refresh Command Period" sollte sich in der SPD-Programmierung finden lassen, wurde sie dort nicht hinterlegt, wählt das BIOS (hoffentlicht) anhand folgender Werte aus:
  • 100 MHz (DDR200): 80 ns = 8 clocks
  • 133 MHz (DDR266): 75 ns = 10 clocks
  • 166 MHz (DDR333): 72 ns = 12 clocks (64-Mbit bis 512-Mbit)
  • 166 MHz (DDR333): 120 ns = 20 clocks (1-Gbit)
  • 200 MHz (DDR400): 70 ns = 14 clocks (64-Mbit bis 512-Mbit)
  • 200 MHz (DDR400): 120 ns = 24 clocks (1-Gbit)
  
  
• tREF: Das "Refresh interval" (Refresh Rate) findet sich nicht im SPD-EEPROM, allerdings kann hier die Anzahl der Reihen (rows), welche die Speicherchips intern verwenden, ausgelesen werden. Üblicherweise muß jede Reihe zumindest einmal alle 64 ms refreshed werden. Die Zeit zwischen zwei Refreshes wird somit von der Anzahl der Reihen sowie dem verwendeten Speichertakt bestimmt. AMD gibt diese in Ahbägigkeit der Chiparchitektur (Page Size per Row: 4, 8 oder 16k) an:
  • übliches Refresh-Intervall bei 4k: 15.6 µs
  • übliches Refresh-Intervall bei 8k oder 16k: 7.8 µs
  
  
• Twr: Die "Write Recovery" wird nicht im SPD hinterlegt. Folgende Werte sollten verwendet werden:
  • DDR200 oder DDR266: 2 clocks
  • DDR333 oder DDR400: 3 clocks
  
  
• Twtr: Auch über das "Write to Read Delay" finden sich im SPD keine Daten. Hier empfiehlt AMD:
  • DDR200, DDR266 oder DDR333: 1 clock
  • DDR400: 2 clocks
  
  
• Trwt: Der Wert "Read-to-write data-bus turnaround" hängt nicht nur von der Art des verwendten Speichers (registered oder unbuffered) und der gewählten Speichertaktrate ab, sondern auch vom Dual-Channel (128 Bit) bzw. Single-Channel (64-Bit) Betrieb:
  
  

  CAS	System	DDR400	DDR333	DDR266	DDR200
  2	128 Bit	-	3	2	2
  	64 Bit registered	-	2	2	2
  	64 Bit unbuffered	3	3	3	3
  2.5	128 Bit	-	3	3	3
  	64 Bit registered	-	3	3	3
  	64 Bit unbuffered	4	4	4	4
  3	128 Bit	3	4	3	3
  	64 Bit registered	3	3	3	3
  	64 Bit unbuffered	4	4	4	4

  
  
• Twcl: Die "Write CAS Latency" wird daran festgemacht, ob normale unbuffered DIMMs oder Registered RAM zum Einsatz kommen:
  • registered: 2 clocks
  • unbuffered: 1 clock

Soviel zu den Speicheroptionen, welche das BIOS im optimalen Fall ganz ohne Hilfe richtig konfiguriert. Kommen wir nun zu den unterstützten Speicherbestückungen für AMDs Athlon 64 und Opteron Prozessoren im Sockel 754 sowie 939.

Weiter: 5. Sockel 754: 1-3 DIMMs

1. Einleitung
2. Wie funktioniert ein Speicherzugriff?
3. Der Speichertakt beim Athlon 64
4. Speicheroptionen (BIOS)
5. Sockel 754: 1-3 DIMMs
6. Sockel 939 vor der Revision E: 2-4 DIMMs
7. Sockel 939 ab der Revision E: 1-2 DIMMs
8. Sockel 939 ab der Revision E: 3 DIMMs
9. Sockel 939 ab der Revision E: 4 DIMMs
10. Praxistest

Diesen Testbericht diskutieren...