Am Montag hatten wir mit dem Core i5 661 erstmals einen Clarkdale-Prozessor von Intel präsentieren können. Heute wollen wir nun zwei passende Hauptplatinen für die neuen 32nm-CPUs vorstellen, welche auf dem Intel H55 Chipsatz basieren und die Möglichkeit bieten, die in diesen Prozessoren integrierte Grafikeinheit zu nutzen.

Intels Clarkdale: CPU mit GPU
Intel hat beim Clarkdale nämlich nicht nur den Speicher-Controller sondern auch die Grafikeinheit vom Chipsatz in die CPU verlagert und wie die CPU profitiert auch der Grafikkern von der schnelleren Speicheranbindung ohne die Engstelle namens Frontsidebus. Doch während der Speicher-Controller beim Core i7 9xx (Bloomfield) ein Bestandteil des 45nm-Package der CPU ist, besteht der Clarkdale aus zwei Chips, welche sich eine Trägerplatine teilen.

Quelle: Intel

Der Clarkdale ist somit eine Kombination aus zwei CPU-Kernen nebst Cache und der Northbridge eines IGP-Chipsatzes. Und nur die CPU-Kerne werden im neuen 32nm-Prozess gefertigt, für den Uncore mit PCI-Express-, Speicher-Controller und Grafikkern nutzt Intel nämlich weiterhin Strukturgrößen von 45 nm. Rund 383 Millionen Transistoren finden sich im nur 81 mm² großen 32nm-Chip, wohingegen der aus weiteren 177 Millionen Transistoren bestehende Uncore auf 114mm² Grundfläche kommt.

Die neuen Chipsätze
Da die Northbridge in den Prozessor gewandert ist, bestehen die neuen Chipsätzer nur noch aus einer Southbridge. Für das Desktop-Segment hat Intel drei neue Chipsätze vorgestellt, von denen das Modell H55, welches sich auf unseren beiden Testkandidaten findet, die preiswerteste Variante ist.

Sonderlich spannend ist allerdings keiner der neuer Chipsätze, denn sie bieten weder USB 3.0 noch SATA 6 Gb/s. Für Geräte stehen sechs bis acht PCI-Express-2.0-Lanes zur Verfügung, zusätzlich lassen sich vier PCI-Geräte ankoppeln. Im Gegensatz zu H57 und Q57 beherrscht der SATA-Controller des H55 lediglich AHCI aber kein RAID. Wie folgendes Diagramm veranschaulicht, sind die Prozessoren für die Anbindung der Grafikkarte und des Arbeitsspeichers verantwortlich.

Quelle: Intel

Nachtrag zu den PCI-Express Lanes
Intel versieht seine Chipsatzdiagramme mit der Angabe "500 MB/s each x1", was auf den ersten Blick nach der üblichen Bandbreite von PCI-Express 2.0 aussieht. Mit der Einführung von PCI-Express 2.0 wurde die rohe Bandbreite pro Lane von 2,5 GT/s auf 5,0 GT/s angehoben. Tatsächlich nutzbar sind jedoch nur 4,0 GT/s, da aus 8 Bit Rohdaten ein 10 Bit großes Paket kodierter Daten wird. 4,0 GT/s bzw. 4 Gbit/s ergeben somit 500 MByte/s. An anderer Stelle spricht Intel jedoch von 2,5 GT/s, was 250 MByte/s und somit den Vorgaben von PCI-Express 1.1 entsprechen würde. Da PCI-Express vollduplexfähig ist, kann Intel pro Richtung und Lane 250 MByte/s übertragen und da es zwei Richtungen gibt, bezieht sich die Angabe "500 MB/s each x1" auf den Duplex-Betrieb. Tatsächlich verschönt das Diagramm den Umstand, dass die neuen Chipsätze nur die halbe Bandbreite von PCI-Express 2.0 erreichen und die Anbindung mit einer Lane für SATA III 6 Gb/s und USB 3.0 zu langsam ist.