Werbung
Preiskracher: Samsung MZ-76Q2T0BW (SATA, 2,5 Zoll) mit 2 TB Speicherplatz und bis zu 550 MB/s Leserate


TRRespass oder wie man sich bei DDR4-Zellen die Bits zurechthämmert

Meldung von doelf, Donnerstag der 12.03.2020, 18:12:21 Uhr

DDR3-Speicher hat ein Sicherheitsproblem namens Rowhammer, welches es Angreifern erlaubt, Speicherinhalte gewaltsam zu verändern. Beim Nachfolger DDR4 wurden dann Maßnahmen ergriffen, um solche Attacken wirkungslos verpuffen zu lassen. Wer allerdings weiß, wie diese Maßnahmen aussehen, kann sich auch DDR4-Bits zurechthämmern. TRRespass (CVE-2020-10255) zeigt, wie das bei Speicherchips von SK Hynix, Micron und Samsung funktioniert.

Die Geschichte von Rowhammer
Mitte 2014 erklärten Forscher der Carnegie Mellon University in Zusammenarbeit mit Intel, wie man man Bits in DRAM-Zellen zum Kippen bringen kann. Ihre Theorie besagte, dass wiederholte Zugriffe auf die selben Speicherreihen in diesen eine erhöhte Spannung aufbauen, welche letztendlich auf die benachbarten Reihen überspringt und dort Bits kippen lässt. Damit wäre es auch möglich, geschützte Speicherbereiche zu manipulieren, indem man ihre ungeschützten Nachbarn attackiert. Knapp ein Jahr später entstanden aus dieser Theorie erste praktikable Angriffe (CVE-2015-0565), die im Laufe der Zeit immer weiter verfeinert wurden. So wurde Rowhammer in JavaScript übertragen, was Angriffe über einen Webbrowser ermöglichte, und landete im Oktober 2016 sogar als Android-App auf Smartphones (CVE-2016-6728). Dass Rowhammer bei DDR3-Chips funktioniert, nicht aber bei den ersten beiden DDR-Generationen, liegt an den feineren Fertigungsprozessen. Die groben Strukturen der älteren DRAM-Chips machen diese unempfindlich gegen den erforderlichen Spannungsaufbau.

Das Gegenmittel: Target Row Refresh
Da eine Rückkehr zu größeren Strukturen für DDR4 keine Option war, wurde Target Row Refresh (TRR) als Ausweg ersonnen und ab 2015 in DDR4- und LPDDR4-Chips implementiert. Diese Lösung ist recht simpel: Wenn bestimmte Speicherreihen häufig aufgerufen werden, müssen zwischendurch auch mal die benachbarten Reihen aufgefrischt werden, um erst gar kein kritisches Spannungsgefälle entstehen zu lassen. Leider handelt es sich bei TRR um keinen gemeinsamen Standard, sondern nur um ein Konzept, dass jeder Speicherhersteller im Geheimen auf seine eigene Art und Weise umgesetzt hat. Gleiches gilt für die Speicher-Controller in den Prozessoren. Dennoch: Auf den ersten Blick schien TRR fehlerfrei zu funktionieren, denn die Forscher von der Vrije Universiteit Amsterdam konnten mit den bekannten Rowhammer-Methoden solange auf die DDR4-Chips einhämmern wie sie wollten: Es kippten keine Bits. Ist Rowhammer also Geschichte?

Wie man TRR aushebelt
Im nächsten Schritt besorgten sie sich ein FPGA-basiertes Werkzeug namens SoftMC von der ETH Zürich, welches ihnen präzise Kontrolle über Low-Level-DRAM-Befehle gab. Die Forscher wollten verstehen, wie TRR im Detail funktioniert, um mögliche Schwachstellen zu identifizieren. Am Ende musste sie feststellen, dass TRR leider kein Allheilmittel ist und man bei DDR4-Chips die Bits noch viel effizienter kippen kann als bei der DDR3-Generation. Damit TRR funktioniert, müssen die Zugriffe auf die Speicherreihen protokolliert werden, doch für dieses Protokoll steht nicht viel Speicher zur Verfügung. Da sich Rowhammer-Angriffe auf die beiden benachbarten Reihen (Aggressoren) des eigentlichen Ziels konzentrieren, konnte man knapp kalkulieren. Doch was geschieht, wenn acht oder mehr Aggressoren ins Spiel kommen? Dann verliert TRR den Überblick und die ersten Bits verändern ihren Wert.

Many-Sided Rowhammer auf PCs und Smartphones
Am erfolgreichsten war ein Streifenmuster, in dem sich Aggressoren und Opfer abwechselten. Die Wissenschaftler bezeichnen diese Variante als Many-Sided Rowhammer, wobei die optimale Seitenzahl von der jeweiligen TRR-Implementierung abhängt. Bei einigen Chips brachten drei Seiten die meisten Bits zum kippen, andere zeigten sich erst bei 19 Seiten besonders anfällig. Allerdings gibt es auch gewaltige Unterschiede in der Gesamtzahl der gekippten Bits: Von 42 Speicherriegeln ließen sich zwölf aus dem Tritt bringen. Bei den anfälligen DIMMs kippten dann zwischen 5 und 190.037 Bits! Zusammen mit Qualcomm wurde die neue Angriffsvariante dann auch auf aktuelle Smartphones (Google Pixel 3 und Samsung Galaxy S10) übertragen und auf LPDDR4-Speicher eingehämmert. Und auch hier kippten die Bits.

TRRespass ist nicht reparierbar
Wie die neuen Untersuchungen zeigen, wurden aus Rowhammer zwar die richtigen Schlüsse gezogen, letztendlich aber nicht weit genug gedacht. Bei DDR3-Chips hätten die aktuellen TRR-Implementierungen vermutlich ausgereicht, denn die Strukturen dieser Chips sind nicht fein genug, um vom Streifenmuster eines Many-Sided Rowhammer beeinflusst zu werden. Bei DDR4-Chips sind die Strukturen derweil noch weiter geschrumpft und damit elektrisch empfindlicher geworden, so dass man den Angriff verbreitern und dennoch kritische Spannungsunterschiede erreichen kann. Dies ist völlig plausibel und hätte bei der Konzeption von TRR berücksichtigt werden müssen, zumal der Einfluss der Fertigungsstrukturen als entscheidende Größe bestens bekannt war. Doch das ist nicht geschehen und jetzt haben wir den Schlamassel.

Diese Werbefläche wurde deaktiviert. Damit geht Au-Ja.de eine wichtige Einnahmequelle verloren.

Werbung erlauben ]