Troubleshooting-Guide V1.02: Asrock 939Dual-SATA2 Rev. 1.04 - 7/9
14.02.2006 by doelf; UPDATE: 22.02.2006
Der komplette Artikel als Druckversion

Speicher-Test: Athlon 64 3500+ Winchester, Double Sided DDR400, 1T Command Rate, kein Bank Interleave
Bei Verwendung unserer Infineon DDR400 512 MB Single Sided CL3 Riegel bietet das BIOS des Asrock 939Dual-SATA2 die Option "Bank Interleave" nicht an. Das verwundert, denn Bank Interleaving hat zunächst einmal nichts mit den vom Speicherriegel genutzten Bänken im DIMM-Slot zu tun.

Bank Interleaving geht viel tiefer und betrifft die eigentlichen Speicherchips. Die Speicherzellen der einzelnen Chips sind in Reihen (Rows) und Spalten (Columns) organisiert, dieser werden zu "Arrays" zusammengefaßt. Die Arrays wiederum werden in Bänken (Banks) angeordnet. Ein typischer Speicherchip ist in zwei oder vier Banks organisiert, worauf sich "2 Bank" oder "4 Bank Interleave" bezieht. Moderne Chips nutzen zumeist eine 4 Bank Architektur. Um Produktionskosten und den Stromverbrauch zu senken, sind allerdings nicht immer alle Bänke offen bzw. aktiv. Genauer gesagt ist nur eine der vier Bänke geöffent. Da es Zeit (Cycles) kostet, eine Bank zu öffenen, ist der sequentielle Speicherzugriff immer mit Wartezyklen verbunden.
Beispiel: Bank öffnen, Bit adressieren, Bit lesen, Bank schließen, nächste Bank öffnen...

Cleverer wäre es, diese Befehle mit dem nächsten Zugriff zu verweben, denn dann würden die Wartezyklen für weitere Zugriffe genutzt.
Beispiel: Bit adressieren, nächste Bank öffnen, Bit lesen, aktuelle Bank schließen, nächstes Bit adressieren...

Moment, es kann doch nur eine Bank offen sein, wieso kann man die nächste öffnen, bevor die aktuelle geschlossen wurde? Nun, der Speichercontroller hat ja zunächst nur den Befehl zum Öffnen geschickt, bis die Bank tatsächlich offen ist, vergehen - wie gesagt - einige Zyklen. Und genau diese wurden nun sinnvoll genutzt.

Soviel zur grauen Theorie. In der Praxis wirkt sich das Bank Interleaving kaum aus, da der Cache innerhalb der CPU die meisten Abfragen puffert. Und wie Memtest86+ zeigt, sind es ja die Zugriffe, welche den Cache umgehen, welche uns Kopfschmerzen bereiten. Ohne "Bank Interleave" bremsen wir den Speichercontroller etwas aus und entschärfen die Situation. Wagen wir einen weiteren Testlauf mit Memtest86:

• 2x TakeMS DDR400 512 MB Double Sided CL3, 1T, kein Bank Interleave: stabil (BIOS 1.60)
• 2x Corsair DDR500@400 512 MB Double Sided, 1T, kein Bank Interleave: stabil (BIOS 1.60)

Keine Probleme, alles im grünen Bereich. Zum Gegentest schalten wir das Bank Interleave wieder an ("Auto"):

• 2x TakeMS DDR400 512 MB Double Sided CL3, 1T, mit Bank Interleave: Fehler (BIOS 1.60)
• 2x Corsair DDR500@400 512 MB Double Sided, 1T, mit Bank Interleave: Fehler (BIOS 1.60)

Doch welche Auswirkungen hat das Abschalten des "Bank Interleave" auf den Speicherdurchsatz?

Da, wie gesagt, die meisten Daten zuerst im Cache landen, ist der Leistungseinbruch sehr gering.

Nun tauchen wieder Fehler auf! Ist "Bank Interleave" des Rätsels Lösung? Wir schließen uns abermals mit HardTecs4U kurz, dort nutzt der Verzicht auf "Bank Interleave" nichts. Allerdings wurde dort für diesen Test ein Athlon 64 X2 im E6-Stepping verwendet. Wir packen also unseren Athlon 64 X2 3800+ mit Manchester-Kern aus und starten in die nächste Runde.

Weiter: 8. Speicher-Test: Athlon 64 X2 3800+ Manchester, Single/Double Sided DDR400

1. Einleitung
2. Setup, Layout, Cool'n'Quiet, SATA und HyperTransport
3. 3D-Leistung: AGP vs PCIe
4. Speicher-Test: Athlon 64 3500+ Winchester, Double Sided DDR400 und 1T Command Rate
5. Speicher-Test: Athlon 64 3500+ Winchester, Double Sided DDR400 und 2T Command Rate
6. Speicher-Test: Athlon 64 3500+ Winchester, Single Sided DDR400 und 1T/2T Command Rate
7. Speicher-Test: Athlon 64 3500+ Winchester, Double Sided DDR400, 1T Command Rate, kein Bank Interleave
8. Speicher-Test: Athlon 64 X2 3800+ Manchester, Single/Double Sided DDR400
9. Fazit

Diesen Testbericht diskutieren...