Nachrichten
Artikel
Mitmachen
Shop
Kontakt
Sprache
 
Neu von MSI

Intel Core 2 Extreme QX9650: Der 45 nm Yorkfield im Praxistest - 3/19
29.10.2007 by doelf
Der komplette Artikel als Druckversion

Die Core-Mikroarchitektur (Reloaded)
Betrachtet man die Funktionsliste des Penryn bzw. in unserem speziellen Fall des Yorkfield, dies ist der Codename des 45 nm Quad-Core Prozessors, so entspricht diese weitgehend der des 65 nm Kentsfield. Der Prozessor unterstützt die Multimedia-Erweiterungen MMX, SSE, SSE2, SSE3 und Advanced Digital Media Boost, den 64-Bit Befehlssatz EM64T (Intel Extended Memory 64 Technology), das XD-Bit (Execute Disable Bit), welches vor Angriffen durch einen Pufferüberlauf schützt, die Stromsparfunktion EIST (Erweiterte Intel SpeedStep Technologie) und Intels Virtualisierungs Technologie (VT).


45 nm Penryn - Links: Die; Rechts: Schema

Veränderungen gab es in erster Linie beim Cache, der um fünfzig Prozent gewachsen ist. Die Quad-Core CPUs mit Yorkfield-Kern besitzen nun 12 MByte (2x 6 MByte) Level 2 Cache, die kommenden Doppelkern-Modelle mit Wolfdale-Kern werden folglich über 6 MByte Level 2 Cache verfügen. Während der Kentsfield 293 Millionen Transistoren beinhaltet, sind es beim Yorkfield aufgrund des zusätzlichen Level 2 Caches rund 410 Millionen Transistoren. Obwohl Intels 45 nm Fertigungsprozess doppelt so viele Transistoren pro mm2 unterbringt, schrumpft die Die-Größe somit nur von 143 mm2 auf 107 mm2. Die weiteren Neuerungen verbergen sich im Detail, wir werden sie bei der Betrachtung der Architekturmerkmale genauer erläutern:

Wide Dynamic Execution
Unter dem Namen "Dynamic Execution" fasste Intel beim Pentium III verschiedene Techniken zusammen, die zum Teil schon mit dem Pentium Pro eingeführt worden waren. Diese Techniken wurden für die Netburst Architektur in Form der "Advanced Dynamic Execution" auf eine lange Pipeline optimiert. Wir wollen an dieser Stelle vier Begriffe erklären, welche eine moderne Prozessorarchitektur prägen:

  • Die "Data Flow Analysis" dient dazu, den Ablauf des Programmcodes zu optimieren und findet normalerweise im Compiler statt. Doch auch die CPU kann den Programmcode analysieren und diesen - sofern die einzelnen Befehle nicht von einander abhängig sind - umstrukturieren, um eine effizientere Ausführung zu erzielen.

  • "Speculative Execution" bezeichnet das vorausschauende Arbeiten der CPU. Ist der Prozessor nicht vollständig ausgelastet, analysiert er die folgenden Arbeitsschritte der in Ausführung befindlichen Programme, um den wahrscheinlichsten Verarbeitungsweg zu finden. Diese Spekulationen werden zwischengespeichert und die zutreffenden Ergebnisse bei der Ausführung abgerufen, während die unpassenden verworfen werden.

  • "Out Of Order Execution" ist die Fähigkeit des Prozessors, den Ablauf der eingehenden Befehle umzustellen, um die Pipelines effizienter auslasten zu können. Dies funktioniert natürlich nur dann, wenn die Befehle nicht voneinander abhängig sind.

  • "Super Scalar" beschreibt eine Rechnerarchitektur, die in der Lage ist, mehrere Befehle zeitgleich bearbeiten zu können. Es wird also die Zahl der pro Taktzyklus bearbeiteten Befehle (Instructions per Cycle) erhöht. Dabei weist der Dispatcher des Prozessors die Befehle parallel arbeitenden Funktionseinheiten zu. Skalare Architekturen sind hingegen nur in der Lage, einen einzelnen Befehl pro Taktzylus zu verarbeiten.

Während alle Intel Prozessoren vom Pentium Pro über den Pentium 4 und D bis zum Pentium M (und auch AMDs Athlon und Athlon 64) ein dreifach superskalares Design verwenden, arbeiten die CPUs der Core Mikroarchitektur mit einem vierfach superskalarem Design. Doch Intel begnügt sich nicht mit einer vierfach superskalaren Architektur, sondern kann sogar bis zu fünf Befehle pro Taktzyklus bearbeiten. Denn während bisherige Architekturen jeden Befehl einzeln decoden und danach ausführen, beherrschen die Prozessoren der Core Mikroarchitektur eine Funktion namens "Macrofusion". Typische x86-Befehlsfolgen (Macro-Ops) können mit Macrofusion zu einer einzelnen internen Instruktion (Micro-Op) zusammengefaßt werden.

Während der x86-Programmcode aus komplexen Instruktionen (CISC = Complex Instruction Set Computing) - also den Macro-Ops - besteht, werden diese zur internen Verarbeitung in einfache Strukturen aufgebrochen. Dabei handelt es sich um die RISC-ähnlichen (Reduced Instruction Set Computing) Micro-Ops. Diese Micro-Ops gehen dann zur weiteren Verarbeitung in die Pipeline des Prozessors. An dieser Stelle greift nun die "Mikro-Op Fusion", die Micro-Ops, welche aus der selben Macro-Op stammen, zusammenfassen kann und somit zu einer weiteren Effizienzsteigerung beiträgt. Da der Yorkfield vier Prozessorkerne besitzt, vervierfachen sich auch alle zuvor getroffenen Angaben. Jeder Kern kann vier Befehle pro Taktzylkus ausführen, das ergibt zusammen sechzehn.

Neu: Radix-16 Divider
Für Divisionen verwenden bisherige Core-Mikroprozessoren einen Radix-4 Teiler, welcher 2 Bits pro Iteration berechnet. Der neue Radix-16 Teiler der Penryn-Prozessoren halbiert die Anzahl der zur Berechnung benötigen Schleifendurchläufe, da er 4 Bits pro Iteration bewätigt.

Divisionen sollten von einem Penryn daher in der halben Zeit berechnet werden können, Wurzelberechnungen sogar noch schneller, da hierbei die Rechendauer exponentiell von der Anzahl der pro Iteration berechneten Bits abhängig ist. Diese Vorteile stehen auch in älteren Programmen zur Verfügung.

Weiter: 4. Advanced Digital Media Boost, SSE4 und Super Shuffle Engine

1. 15 Monate Core-Mikroarchitektur
2. 45 nm: High-k und Metal Gates
3. Wide Dynamic Execution und Radix-16 Divider
4. Advanced Digital Media Boost, SSE4 und Super Shuffle Engine
5. Intelligent Power Capability, DPD, EDAT und CC3 State
6. Smart Memory Access, Advanced Smart Cache, VT und FSB1600
7. Intel Core 2 Extreme QX9650 und Testsystem
8. CPU-Leistung (synthetisch)
9. Multithreaded (synthetisch)
10. Datendurchsatz von Speicher und Cache
11. Primzahlen und Pi
12. Raytracing und Rendering
13. Kompression und mp3-Encoding
14. Video-Encoding
15. 3DMark06 und F.E.A.R.
16. Riddick und UT2004
17. Stromverbrauch
18. Übertakten
19. Fazit

Diesen Testbericht diskutieren...

Diese Werbefläche wurde deaktiviert. Damit geht Au-Ja.de eine wichtige Einnahmequelle verloren.

Werbung erlauben ]
© Copyright 1998-2016 by Dipl.-Ing. Michael Doering. [ Nutzungsbedingungen ]
Diese Werbefläche wurde deaktiviert. Damit geht Au-Ja.de eine wichtige Einnahmequelle verloren.

Werbung erlauben ]

Ihr Homepage-Baukasten von Wix.

Einfach.
Schnell.
Ohne Vorkenntnisse.
Au-Ja Testurteil:
Sehr Gut
Diese Werbefläche wurde deaktiviert. Damit geht Au-Ja.de eine wichtige Einnahmequelle verloren.

Werbung erlauben ]
generated on
06.12.2016 09:11:31
by Jikji CMS 0.9.9c